

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **2000-302791**

(43)Date of publication of application : **31.10.2000**

(51)Int.Cl.

C07F 7/18
C01B 33/12

(21)Application number : **11-112499**

(71)Applicant : **FUJITSU LTD**

(22)Date of filing : **20.04.1999**


(72)Inventor : **YAMAGUCHI JO
FUKUYAMA SHUNICHI
NAKADA YOSHIHIRO
SUZUKI KATSUMI**

(54) SILICON COMPOUND, INSULATING FILM FORMING MATERIAL AND SEMICONDUCTOR APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain the subject new compound useful for forming an insulating film having a low dielectric constant in a semiconductor apparatus with a multi-layer wiring structure and high reliability.

SOLUTION: This compound is shown by the formula [R1 to R4 are each one selected from a group consisting of H, a (substituted) alkoxy, OH and an adamantyl ring-containing group] and has a three-dimensional space in the molecular structure such as adamantyltrimethoxysilane. The compound of the formula is obtained, for example, by dissolving adamantane bromide in dibutyl ether, reacting the solution with magnesium to give



adamantylmagnesium bromide (Grignard reagent) Tetraethoxysilane is dripped on previously prepared adamantylmagnesium bromide, then stirring is stopped and the prepared solution is filtered. The filtrate is subjected to a rotary evaporator to distill off dibutyl ether. The remaining filtrate is dissolved in benzene and further lyophilized to give the objective compound.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.


2. **** shows the word which can not be translated.

3. In the drawings, any words are not translated.

 CLAIMS


[Claim(s)]

[Claim 1] The silicon compound which is characterized by what is expressed by the degree type (1) and which has a three-dimensional opening in the molecular structure: [Formula 1]




(In a top type R1, R2, R3, and R4) mutually the same -- or -- differing -- **** -- respectively -- a hydrogen atom, a permutation, or an unsubstituted alkoxy group -- The member chosen from the group which consists of a hydroxyl group and an adamantyl ring content radical is expressed. However, when 1 member of the substituents R1, R2, R3, and R4 - 3 members are adamantyl ring content radicals and 3 members of R1, R2, R3, and R4 are adamantyl ring content radicals, the remaining members are an alkoxy group or a hydroxyl group.

[Claim 2] The silicon compound expressed by at least one kind of degree type (1): [Formula 2]



(In a top type R1, R2, R3, and R4) mutually the same -- or -- differing -- **** -- respectively -- a hydrogen atom, a permutation, or an unsubstituted alkoxy group -- The member chosen from the group which consists of a hydroxyl group and an adamantyl ring content radical is expressed. however, the case where 1 member of R1, R2, R3, and R4 - 3 members are adamantyl ring content radicals, and 3 members of R1, R2, R3, and R4 are adamantyl ring content radicals -- the remaining members -- an alkoxy group or a hydroxyl group -- it is -- the insulator layer formation ingredient characterized by coming to contain.

[Claim 3] The silicon compound expressed by at least one kind of degree type (1): [Formula 3]



(In a top type R1, R2, R3, and R4) mutually the same -- or -- differing -- **** -- respectively -- a hydrogen atom, a permutation, or an unsubstituted alkoxy group -- The member chosen from the group which consists of a hydroxyl group and an adamantyl ring content radical is expressed. However, 1 member of R1, R2, R3, and R4 - 3 members are adamantyl ring content radicals. It is the semiconductor device characterized by having the insulator layer formed from the remaining members being an alkoxy group or a hydroxyl group when 3 members of R1, R2, R3, and R4 are adamantyl ring content radicals.

[Translation done.]

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]
[0001]

[Field of the Invention] When this invention is described in more detail about a silicon compound, it relates to the new silicon compound which can be advantageously used as an insulator layer in manufacture of a semiconductor device. This invention relates to the semiconductor device of the high speed which has a highly reliable insulator layer with the low dielectric constant formed again from the insulator layer formation ingredient containing this silicon compound, and this silicon compound.

[0002]

[Description of the Prior Art] As everyone knows, with the increment in the degree of integration in a semiconductor device, and improvement in a component consistency, especially the demand to multilayering of a semiconductor device is increasing, and the multilayer structure of various classes is embodied. In such a semiconductor device, in order to attain the improvement in the speed, it is required to aim at reduction of delay of the signal propagation velocity of wiring arranged through an interlayer insulation film. Moreover, it is known that the propagation velocity of a signal is determined by the parasitic capacitance produced between wiring resistance and wiring and that it is required to reduce wiring resistance and the parasitic capacitance during wiring in order to aim at reduction of delay of signal propagation velocity if it puts in another way. Furthermore, as a recent trend, wiring width of face and wiring spacing are becoming narrow by high integration of a semiconductor device, wiring resistance goes up and, therefore, the parasitic capacitance during wiring is increasing. Here, although it can decrease by making wiring thickness thin and making the cross section small, since the capacity of the insulator layer during wiring will cause the further lifting of wiring resistance if wiring thickness is made thin, it cannot attain improvement in the speed of a semiconductor device. In order to attain improvement in the speed of equipment therefore, the activity of the wiring material of low resistance of copper or its alloy and low dielectric constant-ization of an insulator layer become indispensable. That is, in development of a future high-speed device, it is expected that the activity of a low resistance wiring material and low dielectric constant-ization of an insulator layer become the big factor which governs the engine performance of a semiconductor device. This can be explained as follows.

[0003] Generally, in the semiconductor device of multilayer structure, since wiring delay (T) is influenced with wiring resistance (R) and the capacity between wiring (C), a degree type can express it.

T In ** CR and a top type, the relation between the capacity between wiring (C) and the dielectric constant (ϵ_{ins}) of an insulator layer can express [an electrode surface product] ϵ_0 and wiring spacing for the dielectric constant of S and a vacuum by d, then the degree type.


[0004] C = In order to make small ϵ_0 , ϵ_{ins} and S/d, therefore wiring delay T, low dielectric constant-ization of an insulator layer serves as an effective means. Although various insulator layer formation ingredients are proposed in order to form the insulator layer of the multilayer interconnection of a semiconductor device conventionally, what offers the insulator layer which has 2.4 or less low dielectric constant is not known. Here, as touched also in advance, it is mentioned to having set one criteria of a dielectric constant to 2.4 that wiring spacing is narrow. Even if wiring spacing was 1 micrometer or more than it in the conventional semiconductor device, there was little

following detailed explanation.

[0011]

[Means for Solving the Problem] This invention is silicon compound: [0012] which has the opening three-dimensional in the molecular structure characterized by what is expressed by the degree type (1) in the one field.

[Formula 4]



[0013] (In a top type R1, R2, R3, and R4) mutually the same -- or -- differing -- **** -- respectively -- a hydrogen atom, a permutation, or an unsubstituted alkoxy group -- The member chosen from the group which consists of a hydroxyl group and an adamantyl ring content radical is expressed. however, the case where 1 member of the substituents R1, R2, R3, and R4 - 3 members are adamantyl ring content radicals, and 3 members of R1, R2, R3, and R4 are adamantyl ring content radicals -- the remaining members -- an alkoxy group or a hydroxyl group -- it is -- it is.

[0014] This invention is in the insulator layer formation ingredient characterized by coming to contain the silicon compound expressed by the at least one kind before type (1) in the field of another again. Furthermore, this invention is in the semiconductor device characterized by having the insulator layer formed from the silicon compound expressed by the at least one kind before type (1) in the field of another.

[0015]


[Embodiment of the Invention] As described above, the silicon compound by this invention is characterized by what is expressed by the before type (1), originates in the structure, and has the three-dimensional opening in the molecular structure. If the silicon compound characterized by having a three-dimensional opening in the molecular structure by this invention does not almost have changing the condition of an opening with other compounds, reactions, and association, therefore this silicon compound is used for formation of a porosity-ized insulator layer, it can secure a fixed opening and, therefore, can give 2.4 or less very low dielectric constant and high dependability to the insulator layer obtained.

[0016] In a top type (1), you may differ and R1, R2, R3, and R4 in a formula express the same or the member of each other chosen from the group which consists of hydroxyl groups, such as a hydrogen atom, a permutation or an unsubstituted alkoxy group, for example, a methoxy group, an ethoxy radical, a propoxy group, and a butoxy radical, and an adamantyl ring content radical, respectively. However, in this silicon compound, 1 member of the substituents R1, R2, R3, and R4 in a top type, 2 members, or 3 members need to be an adamantyl ring content radical. an adamantyl ring content radical -- desirable -- R1 -- 2 members of R1 and R4, or 3 members of R1, R2, and R3 -- it comes out and a certain thing is made. In addition, when 3 members of the substituents R1, R2, R3, and R4 are adamantyl ring content radicals, the remaining members are an alkoxy group or a hydroxyl group.

[0017] A degree type (2) can express preferably the adamantyl ring content radical contained in a silicon compound.

[0018]

[Formula 5]



[0019] In a top type (2), Z expresses an atomic group required to complete an adamantyl ring with the carbon atom in a formula, and L expresses the joint radical of arbitration. The joint radical L should be contained in a silicon compound at arbitration according to a property [****] etc., and may exist, or does not need to exist. Although not necessarily limited to what is enumerated below as




an example of the suitable joint radical L, aromatic series radicals, such as alkylene groups, such as a methylene group and ethylene, a phenylene group, and a phenoxy group, a carbonyl group, an oxo-radical, etc. can be mentioned. In addition, when heat-resistant lowering etc. is taken into consideration, the shorter one in comparison of the die length of this joint radical L is desirable.

[0020] Although a three-dimensional opening is given in the molecular structure of a silicon compound, if an adamantyl ring content radical which was described above is useful, it may be permuted further in the location of the arbitration of the adamantyl ring. Suitable substituents are low-grade alkyl groups, such as a methyl group. Moreover, association of the adamantyl ring content radical to the silicon atom (Si) of a silicon compound can be performed in the location of the arbitration of the adamantyl ring, unless it has an adverse effect on the effectiveness of this invention.

[0021] When especially a useful adamantyl ring content radical shows the example in operation of this invention, it is the radical expressed by a degree type (3), (4), or (5).

[0022]

[Formula 6]



[0023] According to this invention persons' knowledge, the thermal resistance which was excellent to the insulator layer obtained as the joint radical L is a phenylene group or a phenoxy group can be given. The silicon compound of this invention can have silicon component-Si-R (R in a formula expresses a hydrogen atom, or expresses a permutation or an unsubstituted alkyl group, for example, a methyl group, an ethyl group, etc.) in the molecular structure preferably. That is, the moisture resistance of the insulator layer of a low dielectric constant can be further raised by introducing into some silicon compounds silicon component-Si-R which has water repellence. Moreover, when it is difficult into the molecular structure of a silicon compound to introduce such a silicon component so that it may indicate below (i.e., when 3 members of the substituents R1, R2, R3, and R4 are adamantyl ring content radicals), the silicon compound containing silicon component-Si-R may be additionally included in an insulator layer formation ingredient. As a suitable silicon compound, silanes and silazanes can be mentioned, for example.

[0024] If the typical example of the silicon compound by this invention is shown, although it will not necessarily be limited to what is enumerated below, adamantyl trimethoxysilane, adamantyl triethoxysilane, adamantyl phenyl triethoxysilane, adamantyl phenoxy triethoxysilane, JIADA man tongue diethoxysilane, etc. can be mentioned. Although these silicon compounds and the silicon compound of other this inventions are adopted also in the following examples, they can be easily prepared using the technique widely known in the chemistry of silicon, therefore omit detailed explanation here.

[0025] This invention is in the insulator layer formation ingredient characterized by including the silicon compound expressed by the before type (1) again. The silicon compound of this invention may be used independently, or may be used combining the silicon compound of this invention beyond two kinds or it, and if further suitable, a silicon compound well-known as an insulator layer

formation ingredient may be used for it combining the silicon compound of this invention.

[0026] Moreover, the insulator layer formation ingredient of this invention can be preferably used in the form where additional silicon compound Si-R (R in a formula expresses a hydrogen atom, or expresses a permutation or an unsubstituted alkyl group, for example, a methyl group, an ethyl group, etc.) was mixed further. As a suitable silicon compound, silanes and silazanes can be mentioned, for example. Formation of the insulator layer in this invention can use such a silicon compound [it being able to carry out advantageously using a sol-gel method] as a metal alkoxide which contains silicon component-Si-R corresponding to it in a molecule, including such a compound additionally. Thus, further damp-proof improvement can be aimed at in the insulator layer obtained.

[0027] After the insulator layer formation ingredient of this invention dissolves in the suitable solvent for a desirable thing, it can be applied on the substrate by which the insulator layer formation part on a substrate, for example, a circuit pattern, is already made by the applying methods, such as a spin coat method. Therefore, even if a narrow gap etc. applies to the insulator layer formation part of a semiconductor device and there is a ***** part, it can apply to homogeneity easily, and it can contribute to improvement in the property of the insulator layer obtained.

[0028] Moreover, although this invention persons could use the insulator layer formation ingredient of this invention for formation of an insulator layer in the field of a semiconductor device in relation to the above using various techniques in ordinary use, when forming an interlayer insulation film and other insulator layers using a sol-gel method, it found out that it can be used especially advantageously. For example, it is made to react in an organic solvent, the silicon compound and metal alkoxide (TEOS), for example, the tetra-ethoxy silane, of adamantyl ring content of this invention, and an adamantyl-metal alkoxide is generated. Subsequently, aqueous acids are added to the obtained product and an insulator layer is formed with a sol-gel method. Thus, since the space (opening) formed in the film after membrane formation is the minute space of a molecular level, even if the formed insulator layer is left by the insulator layer in atmospheric air, it will become possible to form the insulator layer which the space of an insulator layer did not show moisture absorption, therefore was excellent in moisture resistance as compared with the porosity former insulator layer. moreover, the case where it compares with the silicon film by the conventional sol-gel method -- the operation effectiveness of the minute space of intramolecular -- more -- low -- formation of a dielectric constant insulator layer is attained.

[0029] Especially the sol-gel method that can be used in favor of formation of an insulator layer in this invention is a technique which the field of the ceramics is sufficient as, is known and is, and in operation of this invention, the suitable approach and suitable conditions for formation of an insulator layer can be chosen as arbitration, and it can carry them out. For example, as an organic solvent, it is desirable to use an acetone, a tetrahydrofuran, chloroform, 2-methoxyethanol, dimethyl sulfoxide, dimethylformamide, dioxane, ethylene glycol wood ether, diethylene-glycol wood ether, ethylene glycol monoethyl ether, diethylene glycol monoethyl ether, etc. Especially an acetone has high solubility, and since it is cheap and available, it is suitable for it to a sol-gel method. Moreover, as aqueous acids, the water solution of acids, such as a nitric acid, a hydrochloric acid, and a sulfuric acid, can be used. Such acid concentration of aqueous acids is 50-2000 ppm. It is desirable that it is the range. Because, acid concentration is 50 ppm. A reaction does not advance in the following but it is 2000 ppm to objection. It is because gelation will take place by the rapid reaction if it exceeds. Therefore, it is usually 200 ppm. Or 400 ppm It is most suitable for progress of a reaction to use aqueous acids by the acid concentration of extent. A reaction is carried out under stirring, while aqueous acids are dropped, and as for the temperature in that case, it is usually desirable that it is the range from a room temperature (about 20 degrees C) to 80 degrees C. As for the dropping rate of aqueous acids, it is desirable that it is the range of 0.1-1.0ml / sec. a reaction rate is quick when reaction temperature comes to exceed 80 degrees C -- it elapses and becomes easy to gel. for example, acid concentration -- 200 ppm ** -- carrying out -- the time -- 60 degrees C -- reactant improvement can be aimed at by applying reaction temperature.

[0030] Furthermore, this invention is in independent or the semiconductor device characterized by having the insulator layer which combined and was formed from the included insulator layer formation ingredient about the silicon compound expressed by the before type (1). The

semiconductor device of this invention is a semiconductor device which has multilayer-interconnection structure preferably, therefore the interlayer insulation film during wiring consists of insulator layer formation ingredients of this invention. Since it can accelerate by low dielectric constant-ization of an insulator layer, it unites and lifting of the dielectric constant by moisture absorption is controlled, dependability of this semiconductor device of this invention also improves. [0031] On the insulator layer formed by this invention, another insulator layers, such as silicon oxide, may be formed using vapor growth etc. This is because effectiveness is to control reduction of the hydrogen and the fluorine which intercepted the insulator layer formed by this invention with the open air, and remain in the film. Moreover, this another insulator layer is effective also in preventing that the insulator layer by this invention receives breakage by processing (for example, processing of flattening by CMP etc.) at a subsequent process.

[0032]

[Example] Then, the following example explains this invention in more detail. In addition, this invention is not limited by the following example.

the bromination of one mol of preparation of example of preparation 1 adamantyl triethoxysilane -- after dissolving adamantane with dibutyl ether, the obtained solution was dropped into the flask containing one-mol magnesium. the place made to react, stirring the contents of a flask -- bromination -- adamantyl magnesium (Grignard reagent) was obtained. the bromination which prepared the one-mol tetra-ethoxy silane (TEOS) previously -- after being dropped at adamantyl magnesium, stirring was stopped and the obtained solution was filtered. After removing dibutyl ether, having covered the filtrate over the rotary evaporator, the remaining filtrate was dissolved in benzene and it freeze-dried further. Target adamantyl triethoxysilane was obtained.

the bromination of two mols of preparation of example of preparation 2 JIADA man tongue diethoxysilane -- after dissolving adamantane with dibutyl ether, the obtained solution was dropped into the flask containing two-mol magnesium. the place made to react, stirring the contents of a flask -- bromination -- adamantyl magnesium (Grignard reagent) was obtained. the bromination which prepared the one-mol tetra-ethoxy silane (TEOS) previously -- after being dropped at adamantyl magnesium, stirring was stopped and the obtained solution was filtered. After removing dibutyl ether, having covered the filtrate over the rotary evaporator, the remaining filtrate was dissolved in benzene and it freeze-dried further. Target JIADA man tongue diethoxysilane was obtained.

The 0.5-mol adamantyl triethoxysilane prepared in said example 1 of preparation in the flask equipped with production of example 1 insulator layer and the measurement agitator of a dielectric constant, a thermometer, and a tap funnel was dissolved in the acetone, and 20% of the weight of the solution was prepared. The 1.5-mol nitric-acid water solution (concentration of 200 ppm) was dropped at the flask, the inside of the system of reaction was heated at 60 degrees C, and it stirred over 2 hours. After cooling the solution in a flask to a room temperature, stirring was stopped and it filtered further.

[0033] The spin coat of the spreading solution containing the adamantyl triethoxysilane prepared as mentioned above was carried out by 5000A of thickness on the silicon substrate, it dried over 3 minutes at 200 degrees C on the hot plate, and the solvent was removed. Subsequently, the silicon substrate after desiccation is moved to a vacuum-drying furnace, and it is 10 ppm of oxygen densities. It heat-treated over 30 minutes at 400 degrees C in the following nitrogen. The target insulator layer was obtained.

[0034] Then, when the mask vacuum evaporation of the golden (Au) electrode with a diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 2.3. Furthermore, in order to evaluate aging of a dielectric constant, when the insulator layer was left over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured by the middle, a result which is plotted as relation between neglect time amount(Sun.) and a dielectric constant to attached drawing 1 was obtained. The dielectric constant after leaving it over one week was 2.5.

Although production of example 2 insulator layer and technique given in the measurement aforementioned example 1 of a dielectric constant were repeated, in this example, it replaced with adamantyl triethoxysilane and the adamantyl phenyl triethoxysilane prepared like said example 1 of preparation was used. When the mask vacuum evaporation of the golden (Au) electrode with a

diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 2.4. Furthermore, in order to evaluate aging of a dielectric constant, when the insulator layer was left over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured by the middle, a result which is plotted as relation between neglect time amount(Sun.) and a dielectric constant to attached drawing 2 was obtained. The dielectric constant after leaving it over one week was 2.5.

Although production of example 3 insulator layer and technique given in the measurement aforementioned example 1 of a dielectric constant were repeated, in this example, it replaced with adamanthyl triethoxysilane and the adamanthyl phenoxy triethoxysilane prepared like said example 1 of preparation was used. When the mask vacuum evaporatio of the golden (Au) electrode with a diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 2.2. Furthermore, in order to evaluate aging of a dielectric constant, when the insulator layer was left over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured by the middle, a result which is plotted as relation between neglect time amount(Sun.) and a dielectric constant to attached drawing 3 was obtained. The dielectric constant after leaving it over one week was 2.3.

Although production of example 4 insulator layer and technique given in the measurement aforementioned example 1 of a dielectric constant were repeated, in this example, it replaced with adamanthyl triethoxysilane and the JIADA man tongue diethoxysilane prepared in said example 2 of preparation was used. When the mask vacuum evaporatio of the golden (Au) electrode with a diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 2.2. Furthermore, in order to evaluate aging of a dielectric constant, when the insulator layer was left over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured by the middle, a result which is plotted as relation between neglect time amount(Sun.) and a dielectric constant to attached drawing 4 was obtained. The dielectric constant after leaving it over one week was 2.5.

Although production of example 5 insulator layer and technique given in the measurement aforementioned example 1 of a dielectric constant were repeated, in this example, it replaced with adamanthyl triethoxysilane and the solution which mixed adamanthyl triethoxysilane and the JIADA man tongue diethoxysilane prepared in said example 2 of preparation by 1:2 (weight ratio) was used. When the mask vacuum evaporatio of the golden (Au) electrode with a diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 2.2. Furthermore, it was 2.5, when the insulator layer was left over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured again, in order to evaluate aging of a dielectric constant.

Although production of example 6 insulator layer and technique given in the measurement aforementioned example 1 of a dielectric constant were repeated, in this example, it replaced with adamanthyl triethoxysilane and the solution which mixed adamanthyl triethoxysilane and methyl triethoxysilane by 4:1 (weight ratio) was used. When the mask vacuum evaporatio of the golden (Au) electrode with a diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 2.4. Furthermore, it was 2.6, when the insulator layer was left over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured again, in order to evaluate aging of a dielectric constant.

Although production of example of comparison 1 insulator layer and technique given in the measurement aforementioned example 1 of a dielectric constant were repeated, in this example, for the comparison, it replaced with adamanthyl triethoxysilane and the solution which mixed a tetra-ethoxy silane and methyl triethoxysilane by 1:1 (weight ratio) was used. When the mask vacuum evaporatio of the golden (Au) electrode with a diameter of 1mm was carried out on the formed insulator layer and the dielectric constant was measured by 1MHz, it became clear that it was 3.1. Furthermore, in order to evaluate aging of a dielectric constant, when the insulator layer was left

over one week in the temperature of 24 degrees C, and (relative humidity RH) 60% atmospheric air and the dielectric constant was measured by the middle, a result which is plotted as relation between neglect time amount(Sun.) and a dielectric constant to attached drawing 5 was obtained. The dielectric constant after leaving it over one week was 3.4.

In the example of a production book of example 7 semiconductor device, the semiconductor device which has the multilayer-interconnection structure typically shown in drawing 6 was produced in the following procedure.

[0035] the front face of a silicon substrate 1 -- SiO₂ from -- the becoming field oxide 2 was formed and the active region was demarcated. MOS transistor 3 containing source field 3S and drain field 3D was further formed in the interior of an active region. Subsequently, the technique given [the interlayer insulation film 4 of this invention] in said example 1 is followed so that MOS transistor 3 may be covered, and it is 1.5 micrometers of thickness. It deposited and flattening of the front face was further carried out by chemical machinery polish (CMP).

[0036] It is 0.1 micrometers of thickness by the CVD method about the etching halt layer 6 which becomes the front face from boron nitride (BN) after formation of an interlayer insulation film 4. It deposited. Subsequently, the beer hole which penetrates the etching halt layer 6 and an interlayer insulation film 4, respectively was formed in the field corresponding to source field 3S and drain field 3D by the RIE method. Furthermore, the conductive plugs 5S and 5D were embedded in each beer hole. The embedding of the conductive plugs 5S and 5D deposited the wrap titanium nitride (TiN) film on the inner surface of each beer hall for it by the DC magnetron sputtering method, deposited the tungsten (W) film with the heat CVD method further on it, embedded the interior of a beer hall, and performed it after that by removing W film and the TiN film which have been deposited on fields other than a beer hall by CMP so that it might be illustrated. After the embedding of a conductive plug was completed, the etching halt layer 7 which consists of BN was deposited on the etching halt layer 6 on the same membrane formation conditions as the etching halt layer 6. Furthermore, the technique given [the interlayer insulation film 8 of this invention] in said example 1 is followed on the deposited etching halt layer 7, and it is 0.6 micrometers of thickness. It deposited.

[0037] Furthermore, continuously, two-layer [of the etching halt layer 7 of an interlayer insulation film 8 and its substrate] was etched selectively, and wiring (here Cu) 11 was formed in a part for the opening. First, the interlayer insulation film 8 was etched by the RIE method, and it was made to stop automatically by the etching halt layer 7. Then, the etching halt layer 7 was etched under RIE conditions different from the case of an interlayer insulation film 8. Subsequently, the TiN film 9 was formed by 10nm of thickness, and the plating seed layer 10 which consists of Cu was further formed in the front face by 500nm of thickness by the spatter so that the inner surface for opening formed in an interlayer insulation film 8 and it might be covered. On the front face of the plating seed layer 10, the Cu wiring 11 was formed by the electrolysis galvanizing method so that a part for opening to which the interlayer insulation film 8 was left behind might be embedded. The top face of conductive plug 5S contacted the base of one Cu wiring 11, and the top face of conductive plug 5D contacted the base of the Cu wiring 11 of another side.

[0038] It is 0.1 micrometers of thickness by the CVD method about the diffusion prevention layer 12 which removes the Cu wiring 11, the plating seed layer 10, and the TiN film 9 which have been deposited above the top face of an interlayer insulation film 8 by CMP, and consists of BN after an interlayer insulation film 8 and the Cu wiring 11 after forming the Cu wiring 11, as it described above. It deposited. then, a pattern as shown in drawing 6 according to the same technique as the above-mentioned thing -- 1 micrometer of thickness SiO₂ from -- the becoming interlayer insulation film 13 and 0.1 micrometers of thickness The etching halt layer 14 which consists of BN, and 0.6 micrometers of thickness The interlayer insulation film 15 of this invention, and 0.1 micrometers of thickness Sequential formation of the etching halt layer 16 which consists of BN, the TiN film 17 of 10nm of thickness, and the plating seed layer 18 which consists of Cu of 500nm of thickness be carried out. The Cu wiring 19 was formed by the electrolysis galvanizing method so that a part for opening to which interlayer insulation films 13 and 15 were left behind might be embedded. CMP removed the Cu wiring 19, the plating seed layer 18, and the TiN film 17 which have been deposited above the top face of the etching halt layer 16. Finally, it is 0.1 micrometers of thickness by the CVD

method about the diffusion prevention layer 17 which consists of BN after the etching halt layer 16 and the Cu wiring 19. When it deposited, the semiconductor device which has the multilayer-interconnection structure shown in drawing 6 was obtained.

[0039]

[Effect of the Invention] As explained above, while having 2.4 or less low dielectric constant according to this invention, the new silicon compound which can form the highly reliable insulator layer which does not have the defect which results from moisture absorption etc., and the insulator layer formation ingredient which used it are obtained. Moreover, if this invention is followed, it can function through using such an insulator layer formation ingredient at the high speed for which the dielectric constant used a very low and reliable insulator layer and its insulator layer, and it is reliable and a semiconductor device can be obtained. Especially this invention can be contributed to the improvement in the speed of response of a semiconductor device which has multilayer-interconnection structure.

[Translation done.]

* NOTICES *


Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]

図 1




[Drawing 2]

図 2




[Drawing 3]

図 3




[Drawing 4]

図 4




[Drawing 5]

図 5



[Drawing 6]

図 6



[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-302791

(P2000-302791A)

(43) 公開日 平成12年10月31日 (2000. 10. 31)

(51) Int.Cl.⁷

識別記号

F I

キーワード (参考)

C 0 7 F 7/18

C 0 7 F 7/18

B 4 G 0 7 2

C 0 1 B 33/12

C 0 1 B 33/12

C 4 H 0 4 9

審査請求 未請求 請求項の数 3 O L (全 9 頁)

(21) 出願番号

特願平11-112499

(22) 出願日

平成11年4月20日 (1999. 4. 20)

(71) 出願人 000003273

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番
1号

(72) 発明者 山口 城

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(72) 発明者 福山 俊一

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(74) 代理人 10007/517

弁理士 石田 敬 (外2名)

最終頁に続く


(54) 【発明の名称】 シリコン化合物、絶縁膜形成材料及び半導体装置

(57) 【要約】

【課題】 多層配線構造を有する半導体装置において低い誘電率を有して信頼性の高い絶縁膜の形成に有用な化合物を提供すること。

【解決手段】 次式(1)により表されるシリコン化合物。

【化1】




式中、 R_1 、 R_2 、 R_3 及び R_4 は、水素、アルコキシ基、水酸基又はアダマンチル環含有基を表し、但し、 R_1 、 R_2 、 R_3 及び R_4 のうちの1〜3員はアダマンチル環含有基である。

【特許請求の範囲】

【請求項1】 次式(1)により表されることを特徴とする、分子構造内に立体的な空隙を有するシリコン化合物:


【化1】



(上式において、 R_1 、 R_2 、 R_3 及び R_4 は、互いに同一もしくは異なっているもよく、それぞれ、水素原子、置換もしくは非置換のアルコキシ基、水酸基及びアダマンチル環含有基からなる群から選ばれた一員を表し、但し、置換基 R_1 、 R_2 、 R_3 及び R_4 のうちの1員～3員はアダマンチル環含有基でありかつ、 R_1 、 R_2 、 R_3 及び R_4 のうちの3員がアダマンチル環含有基である場合、残りの一員はアルコキシ基又は水酸基である)。

【請求項2】 少なくとも1種類の、次式(1)により表されるシリコン化合物:


【化2】



(上式において、 R_1 、 R_2 、 R_3 及び R_4 は、互いに同一もしくは異なっているもよく、それぞれ、水素原子、置換もしくは非置換のアルコキシ基、水酸基及びアダマンチル環含有基からなる群から選ばれた一員を表し、但し、 R_1 、 R_2 、 R_3 及び R_4 のうちの1員～3員はアダマンチル環含有基でありかつ、 R_1 、 R_2 、 R_3 及び R_4 のうちの3員がアダマンチル環含有基である場合、残りの一員はアルコキシ基又は水酸基である)を含んでなることを特徴とする絶縁膜形成材料。

【請求項3】 少なくとも1種類の、次式(1)により表されるシリコン化合物:

【化3】



(上式において、 R_1 、 R_2 、 R_3 及び R_4 は、互いに同一もしくは異なっているもよく、それぞれ、水素原子、置換もしくは非置換のアルコキシ基、水酸基及びアダマンチル環含有基からなる群から選ばれた一員を表し、但し、 R_1 、 R_2 、 R_3 及び R_4 のうちの1員～3員はアダマンチル環含有基でありかつ、 R_1 、 R_2 、 R_3 及び R_4 のうちの3員がアダマンチル環含有基である場合、残りの一員はアルコキシ基又は水酸基である)から形成された絶縁膜を有することを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はシリコン化合物に関し、さらに詳しく述べると、半導体装置の製造において絶縁膜として有利に使用することのできる新規なシリコン化合物に関する。本発明はまた、このシリコン化合物を含む絶縁膜形成材料及びこのシリコン化合物から形成された低誘電率で高信頼性の絶縁膜を有する高速の半導体装置に関する。

【0002】

【従来の技術】周知のように、半導体装置における集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっており、いろいろな種類の多層構造が具現されている。このような半導体装置において、その高速化を図るためには、層間絶縁膜を介して配置される配線の信号伝播速度の遅延の低減を図ることが必要である。また、信号の伝播速度は、配線抵抗と配線間に生じる寄生容量により決定されるということ、換言すると、信号伝播速度の遅延の低減を図るためには配線抵抗と、配線間の寄生容量とを低下させることが必要であるということが知られている。さらに、最近の傾向として、半導体装置の高集積化により配線幅、配線間隔が狭くなりつつあり、よって、配線抵抗が上昇し、配線間の寄生容量が増加している。ここで、配線間の絶縁膜の容量は、配線厚を薄くして断面積を小さくすることで低減できるが、配線厚を薄くすると配線抵抗のさらなる上昇を招くため、半導体装置の高速化を達成することができない。装置の高速化を図るには、したがって、例えば銅又はその合金などのような低抵抗の配線材料の使用と、絶縁膜の低誘電率化とが必須となる。すなわち、今後の高速デバイスの開発において、低抵抗配線材料の使用と、絶縁膜の低誘電率化とが半導体装置の性能を支配する大きな要因となることが予想される。このことは、次のようにして説明することができる。

【0003】一般に、多層構造の半導体装置において、配線遅延(T)は、配線抵抗(R)と配線間容量(C)により影響を受けるので、次式により表すことができる。

$$T \propto CR$$

また、上式において、配線間容量(C)と絶縁膜の誘電率(ϵ_r)との関係は、電極面積を S 、真空の誘電率を ϵ_0 、配線間隔を d とすれば、次式により表すことができる。

$$C = \epsilon_0 \cdot \epsilon_r \cdot S/d$$

したがって、配線遅延 T を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。従来、半導体装置の多層配線の絶縁膜を形成するため、いろいろな絶縁膜形成材料が提案されているが、2.4以下の低い誘電率を

有する絶縁膜を提供するものは知られていない。ここで、誘電率のひとつの基準を2.4としたことには、先にも触れたように、配線間隔が狭くなっていることが挙げられる。従来の半導体装置では、配線間隔が1 μ mもしくはそれ以上であっても、配線遅延のデバイス全体の速度への影響が少なかった。しかし、最近のように配線間隔が1 μ mを下回るようになると、デバイス速度への影響が大きくなり、特に今後、0.5 μ m以下の配線間隔で集積回路を形成するようになると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすことになる。したがって、従来の絶縁膜形成材料では具現されていない2.4以下の誘電率を有する絶縁膜を提供することが急務となっているのである。

【0005】半導体装置の分野における絶縁膜形成材料の開発の流れについて説明すると、最初、二酸化珪素(SiO₂)、窒化珪素(SiN)、燐珪酸ガラス(PSG)等の無機材料、あるいはポリイミド、有機SOGなどの有機系高分子材料が用いられてきた。しかし、無機材料の絶縁膜のなかで最も低い誘電率を示すCVD-SiO₂膜で、誘電率は高々4程度である。また、低誘電率CVD膜として最近検討されているSiOF膜で、誘電率は約3.3~3.5であるが、この絶縁膜は吸湿性が高く、使用しているうちに誘電率が上昇するという問題がある。

【0006】一方、2.5~3.0の比較的に低い誘電率を示す有機高分子膜では、ガラス転移温度が200~350℃と低く、熱膨張率も大きいことから、配線へのダメージが問題となっている。また、有機SOG膜では、多層配線パターン形成時においてレジスト剥離などに用いられている酸素プラズマアッシングにより酸化を受け、クラックを生じるという欠点がある。また、有機SOGを含む有機系樹脂は、配線材料であるアルミニウム及びアルミニウムを主体とした合金や、銅及び銅を主体とした合金に対する密着性が低いため、配線の近傍にボイド(配線と絶縁膜との間にできる空隙)を生じ、そこへ水分が侵入して配線腐食を招く可能性があり、さらにまた、このボイドが、多層配線を形成するためのビアホール開口時に位置ずれが生じた際に、配線層間でのショートを招く可能性がある。

【0007】近年では、多孔質の絶縁膜形成材料の開発も進められている。多孔質化の手法は様々で、例えば、有機系材料と無機系材料とから絶縁膜を形成した後、高温で熱処理(キュアリング)することで有機系材料を解離させ、膜を多孔質化させる方法や、球状シリカをつなぎあわせて低密度化する方法などがある。膜の低密度化は次世代の低誘電率絶縁膜には必要不可欠な技術であり、これらの方法により形成される絶縁膜のなかには、2.0以下の誘電率を示すようなものもある。また、より新しい技術として、分子内に空隙を有する材料を樹脂材料と反応させ、改質された樹脂材料から絶縁膜を形成

する方法も検討されている。

【0008】しかしながら、多孔質化による低密度絶縁膜の形成は、その膜に形成される空隙のサイズ(孔径)を制御することができないため、水分を吸収し易く、誘電率の上昇や配線の腐食を引き起こすおそれがある。また、多孔質化した絶縁膜は一般に機械的強度に乏しいので、特に化学的機械的研磨(CMP)を行う時に損傷を被り易い。さらに、分子内に空隙を有する材料を使用して絶縁膜を形成する方法では、併用する樹脂材料によって絶縁膜中の空隙導入量が制限されるので、低密度化を意図しているにもかかわらず、低密度化に限界が生じてしまう。

【0009】

【発明が解決しようとする課題】本発明の目的は、上記したような従来の技術の問題点を解決して、2.4以下の低い誘電率を有する高信頼性の絶縁膜の提供に有用な新規な化合物を提供することにある。本発明のもう1つの目的は、多層配線構造を有する半導体装置に有用な低誘電率及び高信頼性の絶縁膜を形成可能な材料を提供することにある。


【0010】本発明のさらにもう1つの目的は、低い誘電率を有する絶縁膜を備えた信頼性の高い半導体装置を提供することにある。本発明の上記した目的及びその他の目的は、以下の詳細な説明から容易に理解することができるであろう。

【0011】

【課題を解決するための手段】本発明は、その1つの面において、次式(1)により表されることを特徴とする、分子構造内に立体的な空隙を有するシリコン化合物:

【0012】

【化4】



【0013】(上式において、R₁、R₂、R₃及びR₄は、互いに同一もしくは異なってもよく、それぞれ、水素原子、置換もしくは非置換のアルコキシ基、水酸基及びアダマンチル環含有基からなる群から選ばれた一員を表し、但し、置換基R₁、R₂、R₃及びR₄のうちの1員~3員はアダマンチル環含有基でありかつ、R₁、R₂、R₃及びR₄のうちの3員がアダマンチル環含有基である場合、残りの一員はアルコキシ基又は水酸基である)にある。

【0014】本発明は、また、そのもう1つの面において、少なくとも1種類の、前式(1)により表されるシリコン化合物を含んでなることを特徴とする絶縁膜形成材料にある。さらに、本発明は、そのもう1つの面において、少なくとも1種類の、前式(1)により表される

シリコン化合物から形成された絶縁膜を有することを特徴とする半導体装置にある。

【0015】


【発明の実施の形態】本発明によるシリコン化合物は、上記したように、前式(1)により表されることを特徴とするもので、その構造に由来して、分子構造内に立体的な空隙を有している。本発明による分子構造内に立体的な空隙を有することを特徴とするシリコン化合物は、その他の化合物と反応及び結合によって空隙の状態を変化することがほとんどなく、したがって、このシリコン化合物を多孔質化絶縁膜の形成に使用すると、一定の空隙を確保することができ、よって、得られる絶縁膜に対して、2.4以下の非常に低い誘電率や高い信頼性を付与することができる。

【0016】上式(1)において、式中の R_1 、 R_2 、 R_3 及び R_4 は、互いに同一もしくは異なってもよく、それぞれ、水素原子、置換もしくは非置換のアルコキシ基、例えばメトキシ基、エトキシ基、プロポキシ基、ブトキシ基など、水酸基及びアダマンチル環含有基からなる群から選ばれた一員を表す。但し、このシリコン化合物において、上式中の置換基 R_1 、 R_2 、 R_3 及び R_4 のうちの1員、2員又は3員はアダマンチル環含有基であることが必要である。アダマンチル環含有基は、好ましくは、 R_1 だけ、 R_1 及び R_4 の2員、又は R_1 、 R_2 及び R_3 の3員、であることができる。なお、置換基 R_1 、 R_2 、 R_3 及び R_4 のうちの3員がアダマンチル環含有基である場合、残りの一員はアルコキシ基又は水酸基である。

【0017】シリコン化合物中に含まれるアダマンチル環含有基は、好ましくは、次式(2)により表すことができる。

【0018】

【化5】



【0019】上式(2)において、Zは、式中の炭素原子とともにアダマンチル環を完成するのに必要な原子群を表し、そしてLは任意の結合基を表す。結合基Lは、シリコン化合物に所望な性質などに応じて任意に含まれるべきものであり、存在していてもよく、あるいは存在していてもよい。適当な結合基Lの例としては、以下に列挙するものに限定されるわけではないけれども、例えばメチレン基、エチレン基等のアルキレン基、フェニレン基、フェノキシ基等の芳香族基、カルボニル基、オキソ基などを挙げることができる。なお、この結合基Lの長さは、耐熱性の低下などを考慮した場合、比較的短いほうが好ましい。

【0020】上記したようなアダマンチル環含有基は、




シリコン化合物の分子構造内に立体的な空隙を付与するのに有用であるならば、そのアダマンチル環の任意の位置でさらに置換されていてもよい。適当な置換基は、例えば、メチル基などの低級アルキル基である。また、シリコン化合物の珪素原子(Si)に対するアダマンチル環含有基の結合は、本発明の效果に悪影響を及ぼさない限り、そのアダマンチル環の任意の位置で行うことができる。

【0021】本発明の実施において特に有用なアダマンチル環含有基は、その一例を示すと、次式(3)、

(4)又は(5)により表される基である。

【0022】

【化6】



【0023】本発明者らの知見によると、結合基Lがフェニレン基又はフェノキシ基であると、得られる絶縁膜に対して優れた耐熱性を付与することができる。本発明のシリコン化合物は、好ましくは、その分子構造中に珪素含有成分-Si-R(式中のRは、水素原子を表すかもしくは置換もしくは非置換のアルキル基、例えばメチル基、エチル基などを表す)を有することができる。すなわち、シリコン化合物の一部に、撥水性を有する珪素含有成分-Si-Rを導入することによって、低誘電率の絶縁膜の耐湿性をさらに向上させることができる。また、以下に記載するように、シリコン化合物の分子構造中にそのような珪素含有成分を導入する余裕がないような場合には、すなわち、例えば置換基 R_1 、 R_2 、 R_3 及び R_4 のうちの3員がアダマンチル環含有基である場合には、珪素含有成分-Si-Rを含有するシリコン化合物を絶縁膜形成材料中に追加的に含ませてもよい。適当なシリコン化合物としては、例えば、シラン類、シラザン類などを挙げることができる。

【0024】本発明によるシリコン化合物の典型的な例を示すと、以下に列挙するものに限定されるわけではないけれども、アダマンチルトリメトキシシラン、アダマンチルトリエトキシシラン、アダマンチルフェニルトリ

エトキシシラン、アダマンチルフェノキシトリエトキシシラン、ジアダマンタンジエトキシシランなどを挙げることができる。これらのシリコン化合物及びその他の本発明のシリコン化合物は、以下の実施例においても採用しているけれども、シリコンの化学において広く知られた技法を使用して容易に調製することができ、したがって、ここでの詳細な説明を省略する。

【0025】本発明はまた、前式(1)により表されるシリコン化合物を含むことを特徴とする絶縁膜形成材料にある。本発明のシリコン化合物は、単独で使用してもよく、あるいは2種類もしくはそれ以上の本発明のシリコン化合物を組み合わせて使用してもよく、さらに、もしも適当であるならば、本発明のシリコン化合物と組み合わせて、絶縁膜形成材料として公知なシリコン化合物を使用してもよい。

【0026】また、本発明の絶縁膜形成材料は、好ましくは、追加のシリコン化合物Si-R(式中のRは、水素原子を表すかしくは置換もしくは非置換のアルキル基、例えばメチル基、エチル基などを表す)がさらに混合された形で使用することができる。適当なシリコン化合物としては、例えば、シラン類、シラザン類などを挙げることができる。このようなシリコン化合物は、本発明における絶縁膜の形成がゾルーゲル法を使用して有利に実施し得るということを考慮して、そのような化合物を追加的に含むか、さもなければそれに対応する珪素含有成分-Si-Rを分子中に含有する金属アルコキシドとして使用することができる。このようにして、得られる絶縁膜において耐湿性のさらなる向上を図ることができる。

【0027】本発明の絶縁膜形成材料は、好ましいことに、適当な溶媒に溶解した後、スピンコート法などの塗布法により基板上の絶縁膜形成部位、例えば配線パターンがすでに作り込まれている基板の上に塗布することができる。したがって、半導体装置の絶縁膜形成部位に狭いギャップなどの適用しづらい部分があっても容易に均一に塗布することができ、得られる絶縁膜の特性の向上に寄与することができる。

【0028】また、上記に関連して、本発明者らは、本発明の絶縁膜形成材料は半導体装置の分野において常用のいろいろな技法を使用して絶縁膜の形成に使用することができるが、ゾルーゲル法を利用して層間絶縁膜やその他の絶縁膜を形成する際に特に有利に使用することができるということを見出した。例えば、本発明のアダマンチル環含有のシリコン化合物と金属アルコキシド、例えばテトラエトキシシラン(TEOS)を有機溶媒中で反応させてアダマンチル-金属アルコキシドを生成する。次いで、得られた生成物に酸性水溶液を添加し、ゾルーゲル法により絶縁膜の形成を行う。このようにして形成された絶縁膜は、成膜後にその膜内に形成される空間(空隙)が分子レベルの微小空間であるので、仮に絶

縁膜が大気中に放置されたとしても、絶縁膜の空間が吸湿を示すことはなく、したがって、従来の多孔質な絶縁膜に比較して耐湿性に優れた絶縁膜を形成することが可能になる。また、従来のゾルーゲル法によるシリコン膜に比較した場合、分子内の微小空間の作用効果により、より低誘電率な絶縁膜の形成が可能となる。

【0029】本発明において絶縁膜の形成に有利に使用することのできるゾルーゲル法は、特にセラミックスの分野でよく知られている技法であり、本発明の実施に当たっても、絶縁膜の形成に適当な方法及び条件を任意に選択して実施することができる。例えば、有機溶媒としては、アセトン、テトラヒドロフラン、クロロホルム、2-メトキシエタノール、ジメチルスルホキシド、ジメチルホルムアミド、ジオキサン、エチレングリコールジメチルエーテル、ジエチレングリコールジメチルエーテル、エチレングリコールモノエチルエーテル、ジエチレングリコールモノエチルエーテルなどを使用することが望ましい。特にアセトンは、溶解性が高く、安価で入手可能であるため、ゾルーゲル法に好適である。また、酸性水溶液としては、硝酸、塩酸、硫酸などの酸の水溶液を使用することができる。このような酸性水溶液の酸濃度は、50~2000ppmの範囲であるのが好ましい。なぜなら、酸濃度が50ppm未満では反応が進行せず、反対に2000ppmを上回ると、急激な反応によりゲル化が起こってしまうからである。したがって、通常は200ppmないし400ppm程度の酸濃度で酸性水溶液を用いることが、反応の進行に最も適している。反応は、酸性水溶液を滴下しながら攪拌下を実施し、その際の温度は、通常、室温(約20℃)から80℃までの範囲であることが望ましい。酸性水溶液の滴下速度は、0.1~1.0ml/secの範囲であるのが望ましい。反応温度が80℃を上回るようになると、反応速度が速すぎてしまい、ゲル化し易くなる。例えば、酸濃度を200ppmとして時、60℃の反応温度を適用することによって反応性の向上を図ることができる。

【0030】さらに、本発明は、前式(1)により表されるシリコン化合物を単独もしくは組み合わせて含む絶縁膜形成材料から形成された絶縁膜を有することを特徴とする半導体装置にある。本発明の半導体装置は、好ましくは、多層配線構造を有する半導体装置であり、したがって、配線間の層間絶縁膜が本発明の絶縁膜形成材料から構成される。本発明のこの半導体装置は、絶縁膜の低誘電率化により高速化が可能であり、あわせて、吸湿による誘電率の上昇が抑制されるので、信頼性も向上する。

【0031】本発明により形成した絶縁膜の上には、シリコン酸化膜等の別の絶縁膜を、例えば気相成長法等を利用して、形成してもよい。これは、本発明により形成した絶縁膜を外気と遮断し、膜中に残留している水素やフッ素の減少を抑制するのに効果があるからである。ま

た、この別の絶縁膜は、その後の工程での処理（例えばCMPによる平坦化等の処理）で本発明による絶縁膜が損傷を被るのを防止するのにも有効である。

【0032】

【実施例】引き続き、本発明を下記の実施例によりさらに詳しく説明する。なお、本発明は下記の実施例によって限定されるものではない。

調製例1

アダマンチルトリエトキシシランの調製

1モルの臭化アダマンタンをジブチルエーテルで溶解した後、得られた溶液を1モルのマグネシウムが入ったフラスコ中に滴下した。フラスコの内容物を攪拌しながら反応させたところ、臭化アダマンチルマグネシウム（グリニャール試薬）が得られた。1モルのテトラエトキシシラン（TEOS）を先に調製した臭化アダマンチルマグネシウムに滴下した後、攪拌を停止し、得られた溶液をろ過した。ろ液をロータリーエバポレータにかけてジブチルエーテルを除去した後、残ったろ液をベンゼンに溶解し、さらに凍結乾燥した。目的とするアダマンチルトリエトキシシランが得られた。

調製例2

ジアダマンタンジエトキシシランの調製

2モルの臭化アダマンタンをジブチルエーテルで溶解した後、得られた溶液を2モルのマグネシウムが入ったフラスコ中に滴下した。フラスコの内容物を攪拌しながら反応させたところ、臭化アダマンチルマグネシウム（グリニャール試薬）が得られた。1モルのテトラエトキシシラン（TEOS）を先に調製した臭化アダマンチルマグネシウムに滴下した後、攪拌を停止し、得られた溶液をろ過した。ろ液をロータリーエバポレータにかけてジブチルエーテルを除去した後、残ったろ液をベンゼンに溶解し、さらに凍結乾燥した。目的とするジアダマンタンジエトキシシランが得られた。

実施例1

絶縁膜の作製及び誘電率の測定

攪拌機、温度計及び滴下漏斗を装備したフラスコ中で前記調製例1で調製した0.5モルのアダマンチルトリエトキシシランをアセトンに溶解して20重量%の溶液を調製した。1.5モルの硝酸水溶液（濃度200ppm）をフラスコに滴下し、反応系内を60℃に加熱して2時間にわたって攪拌した。フラスコ内の溶液を室温まで冷却した後、攪拌を停止し、さらにろ過を行った。

【0033】上記のようにして調製したアダマンチルトリエトキシシランを含む塗布溶液をシリコン基板上に膜厚5000Åでスピコートし、ホットプレート上で200℃で3分間にわたって乾燥を行い、溶剤を除去した。次いで、乾燥後のシリコン基板を真空乾燥炉に移し、酸素濃度10ppm以下の窒素中で400℃で30分間にわたって熱処理を行った。目的とする絶縁膜が得られた。

【0034】引き続き、形成された絶縁膜の上に直径1mmの金（Au）電極をマスク蒸着し、1MHzで誘電率を測定したところ、2.3であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度（RH）60%の大気中で絶縁膜を1週間にわたって放置し、その途中で誘電率を測定したところ、添付の図1に放置時間（日）と誘電率の関係としてプロットするような結果が得られた。1週間にわたって放置した後の誘電率は2.5であった。

実施例2

絶縁膜の作製及び誘電率の測定

前記実施例1に記載の手法を繰り返したが、本例では、アダマンチルトリエトキシシランに代えて、前記調製例1と同様にして調製したアダマンチルフェニルトリエトキシシランを使用した。形成された絶縁膜の上に直径1mmの金（Au）電極をマスク蒸着し、1MHzで誘電率を測定したところ、2.4であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度（RH）60%の大気中で絶縁膜を1週間にわたって放置し、その途中で誘電率を測定したところ、添付の図2に放置時間（日）と誘電率の関係としてプロットするような結果が得られた。1週間にわたって放置した後の誘電率は2.5であった。

実施例3

絶縁膜の作製及び誘電率の測定

前記実施例1に記載の手法を繰り返したが、本例では、アダマンチルトリエトキシシランに代えて、前記調製例1と同様にして調製したアダマンチルフェノキシトリエトキシシランを使用した。形成された絶縁膜の上に直径1mmの金（Au）電極をマスク蒸着し、1MHzで誘電率を測定したところ、2.2であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度（RH）60%の大気中で絶縁膜を1週間にわたって放置し、その途中で誘電率を測定したところ、添付の図3に放置時間（日）と誘電率の関係としてプロットするような結果が得られた。1週間にわたって放置した後の誘電率は2.3であった。

実施例4

絶縁膜の作製及び誘電率の測定

前記実施例1に記載の手法を繰り返したが、本例では、アダマンチルトリエトキシシランに代えて、前記調製例2で調製したジアダマンタンジエトキシシランを使用した。形成された絶縁膜の上に直径1mmの金（Au）電極をマスク蒸着し、1MHzで誘電率を測定したところ、2.2であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度（RH）60%の大気中で絶縁膜を1週間にわたって放置し、その途中で誘電率を測定したところ、添付の図4に放置時間（日）と誘電率の関係としてプロットするような結果が得られた。1週間にわたって放置した後の誘電率は2.

5であった。

実施例5

絶縁膜の作製及び誘電率の測定

前記実施例1に記載の手法を繰り返したが、本例では、アダマンチルトリエトキシシランに代えて、アダマンチルトリエトキシシランと前記調製例2で調製したジアダマンタンジエトキシシランを1:2(重量比)で混合した溶液を使用した。形成された絶縁膜の上に直径1mmの金(Au)電極をマスク蒸着し、1MHzで誘電率を測定したところ、2.2であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度(RH)60%の大気中で絶縁膜を1週間にわたって放置し、再び誘電率を測定したところ、2.5であった。

実施例6

絶縁膜の作製及び誘電率の測定

前記実施例1に記載の手法を繰り返したが、本例では、アダマンチルトリエトキシシランに代えて、アダマンチルトリエトキシシランとメチルトリエトキシシランを4:1(重量比)で混合した溶液を使用した。形成された絶縁膜の上に直径1mmの金(Au)電極をマスク蒸着し、1MHzで誘電率を測定したところ、2.4であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度(RH)60%の大気中で絶縁膜を1週間にわたって放置し、再び誘電率を測定したところ、2.6であった。

比較例1

絶縁膜の作製及び誘電率の測定

前記実施例1に記載の手法を繰り返したが、本例では、比較のため、アダマンチルトリエトキシシランに代えて、テトラエトキシシランとメチルトリエトキシシランを1:1(重量比)で混合した溶液を使用した。形成された絶縁膜の上に直径1mmの金(Au)電極をマスク蒸着し、1MHzで誘電率を測定したところ、3.1であることが判明した。さらに、誘電率の経時変化を評価するため、温度24℃及び相対湿度(RH)60%の大気中で絶縁膜を1週間にわたって放置し、その途中で誘電率を測定したところ、添付の図5に放置時間(日)と誘電率の関係としてプロットするような結果が得られた。1週間にわたって放置した後の誘電率は3.4であった。

実施例7

半導体装置の作製

本例では、図6に模式的に示す多層配線構造を有する半導体装置を下記の手順で作製した。

【0035】シリコン基板1の表面にSiO₂からなるフィールド酸化膜2を形成して活性領域を画定した。活性領域の内部にはさらに、ソース領域3S及びドレイン領域3Dを含むMOSTランジスタ3を形成した。次いで、MOSTランジスタ3を覆うように本発明の層間絶

縁膜4を前記実施例1に記載の手法に従って膜厚1.5μmで堆積し、さらにその表面を化学機械研磨(CMP)により平坦化した。

【0036】層間絶縁膜4の形成後、その表面に窒化硼素(BN)からなるエッチング停止層6をCVD法により膜厚0.1μmで堆積した。次いで、ソース領域3S及びドレイン領域3Dに対応する領域に、それぞれエッチング停止層6及び層間絶縁膜4を貫通するビアホールをRIE法により形成した。さらに、それぞれのビアホールに導電性プラグ5S及び5Dを埋め込んだ。導電性プラグ5S及び5Dの埋め込みは、図示されるように、それぞれのビアホールの内面にそれを覆う窒化チタン(TiN)膜をDCマグネトロンスパッタ法により堆積し、その上にさらにタングステン(W)膜を熱CVD法により堆積してビアホールの内部を埋め込み、その後、ビアホール以外の領域に堆積しているW膜及びTiN膜をCMPにより除去することによって行った。導電性プラグの埋め込みが完了した後、エッチング停止層6の上にBNからなるエッチング停止層7を、エッチング停止層6と同様の成膜条件で堆積した。さらに、堆積したエッチング停止層7の上に、本発明の層間絶縁膜8を前記実施例1に記載の手法に従って膜厚0.6μmで堆積した。

【0037】さらに続けて、層間絶縁膜8とその下地のエッチング停止層7の2層を選択的にエッチングしてその開口部分に配線(ここでは、Cu)11を形成した。まず、層間絶縁膜8をRIE法によりエッチングし、エッチング停止層7により自動的に停止させた。引き続いて、エッチング停止層7を層間絶縁膜8の場合とは別のRIE条件下でエッチングした。次いで、層間絶縁膜8とそれに形成された開口部分の内面を覆うように、TiN膜9を膜厚10nmで形成し、さらにその表面に、スパッタ法により、Cuからなるめっきシード層10を膜厚500nmで形成した。めっきシード層10の表面上に、層間絶縁膜8の残された開口部分を埋め込むように電解めっき法によりCu配線11を形成した。一方のCu配線11の底面には導電性プラグ5Sの上面が接触し、他方のCu配線11の底面には導電性プラグ5Dの上面が接触した。

【0038】上記したようにしてCu配線11を形成した後、層間絶縁膜8の上面よりも上に堆積しているCu配線11、めっきシード層10及びTiN膜9をCMPにより除去し、そして層間絶縁膜8及びCu配線11の上にBNからなる拡散防止層12をCVD法により膜厚0.1μmで堆積した。引き続いて、上記したのと同様な手法に従って、図6に示すようなパターンで、膜厚1μmのSiO₂からなる層間絶縁膜13、膜厚0.1μmのBNからなるエッチング停止層14、膜厚0.6μmの本発明の層間絶縁膜15、膜厚0.1μmのBNからなるエッチング停止層16、膜厚10nmのTiN膜

17、そして膜厚500nmのCuからなるめっきシード層18を順次形成した。層間絶縁膜13及び15の残された開口部分を埋め込むように電解めっき法によりCu配線19を形成した。エッチング停止層16の上面よりも上に堆積しているCu配線19、めっきシード層18及びTiN膜17をCMPにより除去した。最後に、エッチング停止層16及びCu配線19の上にBNからなる拡散防止層17をCVD法により膜厚0.1 μ mで堆積したところ、図6に示した多層配線構造を有する半導体装置が得られた。

【0039】

【発明の効果】以上に説明したように、本発明によれば、2.4以下の低誘電率を有するとともに、吸湿等に原因する欠陥を有しない高信頼性の絶縁膜を形成可能な新規なシリコン化合物と、それを使用した絶縁膜形成材料が得られる。また、本発明に従うと、このような絶縁膜形成材料を使用することを通じて、誘電率が非常に低くて信頼性も高い絶縁膜と、その絶縁膜を使用した、高速で機能することができて信頼性も高く半導体装置を得ることができる。本発明は、特に、多層配線構造を有する半導体装置の応答速度の向上に寄与することができる。

【図面の簡単な説明】

【図1】実施例1で本発明のシリコン化合物から作製した絶縁膜の誘電率の経時変化をプロットしたグラフである。

【図2】実施例2で本発明のシリコン化合物から作製し

た絶縁膜の誘電率の経時変化をプロットしたグラフである。

【図3】実施例3で本発明のシリコン化合物から作製した絶縁膜の誘電率の経時変化をプロットしたグラフである。

【図4】実施例4で本発明のシリコン化合物から作製した絶縁膜の誘電率の経時変化をプロットしたグラフである。


【図5】比較例1で比較用のシリコン化合物から作製した絶縁膜の誘電率の経時変化をプロットしたグラフである。

【図6】本発明による半導体装置の好ましい一実施形態を模式的に示した断面図である。


【符号の説明】

- 1…シリコン基板
- 2…フィールド酸化膜
- 3…MOSトランジスタ
- 4…層間絶縁膜
- 5S…導電性プラグ
- 5D…導電性プラグ
- 6…エッチング停止層
- 7…エッチング停止層
- 8…層間絶縁膜
- 9…TiN膜
- 10…めっきシード層
- 11…銅(Cu)配線
- 19…銅(Cu)配線


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

(72)発明者 中田 義弘
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72)発明者 鈴木 克己
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

Fターム(参考) 4G072 AA28 BB09 CC13 EE07 GG01
HH28 JJ11 JJ13 JJ16 MM01
MM22 NN21 RR05 RR12 UU01
UU30
4H049 VN01 VP01 VQ06 VQ16 VQ20
VQ21 VR10 VR20 VR40 VU24
VU31 VW02